PHOTO DETECTOR AND ITS MANUFACTURE

Patent Number:

JP61270880

Publication date:

1986-12-01

Inventor(s):

IDE YUICHI

Applicant(s):

NEC CORP

Requested Patent:

__ JP61270880

Application Number: JP19850112651 19850524

Priority Number(s):

IPC Classification:

H01L31/10; H01L29/80

EC Classification:

Equivalents:

JP1871890C, JP5084677B

Abstract

PURPOSE: To make high speed response possible in the leading edge and the trailing edge of a signal current, by constituting the structure so as to separately take up the electron current and the positive hole current generated by light incidence to the external circuit.

CONSTITUTION: The semiconductor region 23 composed of P-type positive hole drawing up layer 22, N-type block layer 231, and photo absorbing layer 230, the spacer layer 24 to produce the undoped two-dimensional electron gas and the N-type electric charge absorbing layer 25 are formed in order on the semi- insulative semiconductor substrate 21. With respect to the electrode, the source electrode 28, the drain electrode 27, the gate electrode 26 and the positive hole drawing up electrode 29 are formed. The electron-positive hole pair is generated in the layer 230 by the incidence of light into this photo detector. In a very short period of time, the electron of the pair is taken out as the signal between the electrodes 28 and 29. On the other hand, in the structure provided with the layer 22, the positive hole can be taken out to the electrode 29 as the positive hole current where the inverse bias is impressed through the electrodes 26 and 29. Thus, the slow component can be eliminated and the high speed response can be obtained.

Data supplied from the esp@cenet database - 12

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-270880

⑤Int Cl.¹

識別記号

庁内整理番号

◎公開 昭和61年(1986)12月1日

H 01 L 31/10 29/80 // H 01 L 21/203 21/26 6819-5F 8122-5F 7739-5F

審査請求 未請求 発明の数 2 (全7頁)

69発明の名称

ホトディテクタとその製造方法

②特 願 昭60-112651

20出 願 昭60(1985)5月24日

⑫発 明 者

井 手 雄 一

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

⑪出 願 人 日本電気株式会社

砂代 理 人 弁理士 本庄 伸介

明細書

1.発明の名称

ホトディテクタとその製造方法

2.特許請求の範囲

(2)前記第1半導体がり型半導体基板であるこ

とを特徴とする特許請求の範囲第1項記載のホト ディテクタ。

(3)前記積層構造が半絶縁性基板上に形成して あることを特徴とする特許請求の範囲第1項記載 のホトディテクタ。

 タキシャル成長工程から前記不純物導入工程を経 て前記第2のエピタキシャル工程に到るまでの一 連の工程を全て大気から隔離された雰囲気中で行 なうことを特徴とするホトディテクタの製造方 法。

3.発明の詳細な説明

(技術分野)

本発明は、光通信装置等において用いられるホ トディテクタに関する。

(従来技術とその問題点)

モジュレーションドーブしたホトディテクタ (以下MDPDと略記する)は高速応答特性を有 する光検出器であり、またヘテロ接合を有する半 導体装置である。従来報告されているMDPDの 例として、アプライド・フィジクス・レターズ (Appl. Phys. Lett. 43(1983)308) に示されたMDPDの構造を断面図で第5図に示 す。このMDPD構造は、半絶縁性InP基板11 の上にアンドープAtInAsパッファー層12、アン ドーブ(n型)InGaAs光吸収層13、2次元電子

2 次元電子ガス領域とは逆の方向へ移動し、比較 的長い時間にわたって電子と再結合することな く、拡散電流成分となって電極に到達することが

従って、MDPDで高速応答特性を得るには正 孔による遅い電流成分を極力押えるかあるいは無 視できるデバイス構造にすることが必要である。

そこで、本発明の目的は、信号電流の立上り及び立下りにおいて共に高速に応答するMDPDと その製造方法を提供することにある。

(問題点を解決するための手段)

原因であることがわかっている。

前述の問題点を解決するために本駅の第1の発明が提供するホトディテクタは、p型の第1半導体と、光吸収領域とこの光吸収領域の外偏に位置しこの光吸収領域より不純物濃度が高い領域とから成るn型の第2半導体領域と、この第2半導体領域よりもバンドギャップが大きく2次元電子ガスを生成するn型第3半導体領域とが順次積層されてなる積層構造を備え、さらに、前記不純物濃度が高い領域の直上の前記第3半導体領域から前

ガスを形成するためのアンドーブARInAsスペーサ 層14、及びn型ARInAs電荷供給層15並びに電 極形成用n型InGaAsコンタクト層16を有する。 ソース電極17及びドレイン電極18は、金・ゲ ルマニウム(AuGe)のアロイ電極であり、破線で 示すようにアロイは2次元電子ガスの領域まで深 く進んでいる。

この構造では、入射したフォトンで励起された 電子一正孔対のうち、電子は、InGaAs層13とAl InAs層14の界面にできる内部電界により2次元 電子ガス(13と14の界面でInGaAs層13個に できる)領域に走行し、ソースドレイン間に知 された電圧によって流れる電流として外部に取り された電圧によって流れる電流として外部に取り はでできる。では、イスは2次元電子、 ス領域での電子の移動度が非常に大きいからか スに応答することが期待され、事実先述のして も信号の立上り時間は非常に短かい。しいことが も信号のでは、立て、ないからに も信号のでは、このように対象収層13の実 かっている。とた正孔が光吸収層13の実、ち

記2次元電子ガスが生成された領域までアロイ化 してなる第1及び第2の電極と、前記第3半導体 領域の表面上の前記第1及び第2の電極の間に設 けた第3の電極と、前記第1半導体に形成された 第4の電極とを備えていることを特徴とする。

を、前記第1半導体に第4の電極をそれぞれ形成する電極形成工程とから成り、前記第1のエピタキシャル成長工程から前記不能物導入工程を経て前記第2のエピタキシャル工程に到るまでの一連の工程を全て大気から隔離された雰囲気中で行なうことを特徴とする。

(作用)

本発明のホトディテクタでは、上述の手段をとことにより従来技術の問題点を解決した。第1 図は本駅の第1の発明に基づくホトディテクの第1の実施例の斜視図、第2図は第1図の破線30を含む平面におけるその実施例の模式に(の実施例の概略を説明しながら、本発明のホーディを製物の機略を説明しながら、本発明のホーディを製物の作用について説明する。半絶縁性半導体基準4の作用に、正孔を吸出すためのp型を放射を要がよりの作用に、正孔を吸出すためのp型を上が表すまでで、近れを吸収し、電子・正光が変更がよりである。光を吸収し、電子・正光が変更がよりである。230とその外側にあって不飽物濃度がこの光

以上述べたように、本発明の構造を有する MDPDでは、電子電流と正孔電流とを分離して 外部回路に取り出すことにより、従来問題であっ た正孔の拡散による遅い成分を速やかに取り除く ことが可能になっている。

(実施例)

吸収層230より大きい n型の空芝層ブロック層 (以下、ブロック層と略記する)231とから成る n型の第2半導体領域23、第2の半導体領域 23、第2の半導体領域 25 から成る n型(アンドーブ)の2次元電子ガス生成スペーサ層24と同じく n型の電荷供給層25から成る n型の第3半導体領域240を有している。また電極としては、ソース電極として第1電極28、ドレイン電極26、第2電極27、ゲート電極として第3電極26、形成してある。

このホトディテクタでは光を入射すると光吸収 層230において電子一正孔対が生成される。こ のうち電子は、2次元電子ガス領域近傍で発生す る内部電界によりごく短時間のうちに2次元電子 ガス領域に到達するから、ソース、ドレイン間に 信号電流として取り出すことができる。2次元電 子ガス中では電子は、散乱を受ける割合いが小な く通常の単層半導体より大きな移動度を有してい るから、電極間での電子の走行時間が短く高速に

次に本発明の実施例について詳しく説明する。

まず、第1図及び第2図に示した本順の第1の 発明の第1の実施例について説明する。21は半 絶縁性InP基板であり、その上にp型InGaAs(正 味の不純物濃度~5×10^{1 *cm - *}、厚さ~0.5μm)正 孔吸い出し層(第1半導体)2.2、n型InGaAs (正味の不純物濃度~6×10¹⁴cm⁻⁴、厚さ~0.3 ym) ブロック層231、n型(アンドーブ)の InGaAs(正味の不純物濃度~3×10¹⁴cm⁻⁴、厚さ ~1.5μm) 光吸収層 2 3 0 、アンドープARInAs 2 次元電子ガス生成用スペーサ層 2.4 (厚さ~100 A)、n型AfinAs(正味の不純物濃度~5×10゚゚゚ ca - 、厚さ~1000人)電荷供給層 2.5 が順次エピ タキシャル成長されている。ブロック層231に は一部に正孔吸い出し層(第1半導体)22に達 する深さの靑が形成され、その上に引き続きエビ タキシャル成長することにより上記の構造が形成 されている。尚、n型InGaAs光吸収層230とn 型InGaAsプロック層231とが前述の第2半導体 領域を形成し、スペーサ層24と電荷供給層25

とで前述の第3半導体領域が形成されている。電極は、ソース電極(第1電極)28及びドレイン電極(第2電極)27を金・ゲルマニウムで、ゲート電極(第3電極)26をチタン・金で、正孔吸い出し電極(第4電極)29を金・亜鉛でそれぞれ形成している。

第3図は本頭の第1の発明の第2の実施例の模式的な断面図である。p型InP基板(第1半導体)22上にn型(アンドーブ)InGaAs(正味の不純物濃度~3×10¹⁴cm⁻³、厚さ~0.3μm)光吸収層230を積層し、その後、n型不純物としてSiをイオン注入により導入して40で示すようなn型InGaAs(正味の不純物濃度~6×10¹⁴cm⁻³)ブロック層231となる領域が形成されている。その上にn型(アンドーブ)InGaAs(正味の不純物濃度~3×10¹⁴cm⁻³、厚さ~1.2μm)光吸収層230、アンドーブAtInAs2次元電子ガス生成用スペーサ層24(厚さ~100人)、n型AtInAs(正味の不純物濃度~5×10¹⁷cm⁻³、厚さ~1000人)電荷供給層25が順次積層された構造を有し

231とする領域を除いてマスキングした後、イオン注入装置へ移す。イオン注入によりSiを導入する。次にイオン注入装置より取り出し、マスクを除去し、結晶をアニールしてSiを活性化させ、n型InGaAsブロック層231を得る。更にこの結晶を再び液相エピタキシャル成長炉に移し、第2の機相エピタキシャル工程によりn型InGaAs光吹収層230、アンドーブAをInAsスペーサ層24、n型AtInAs電荷供給層25を順次エピタキシャル及長する。次にソース電極28とドレインのでは、変更に分して全を整着してデタンでである。次にソース電極28とドレイでは、変更に分して全をがルマニウムを蒸着してデタンでは、更に分して金・亜鉛を蒸着して第3図のMDPDが得られる。

この従来の製造方法は、工程数が多く複雑である上に、高品質な結晶が得られにくく、得られる素子の性能や信頼性、またその歩留りが良くない 欠点があった。これは第1の液相エピタキシャル 工程から第2の液相エピタキシャル工程までの間 に結晶が空気に喋されてしまうことが避けられ ている。各電極の構造等は、第1図の実施例の場 合と同じである。

第1図の実施例では、n型InGaAsブロック暦231にエッチング、又は選択エピタキシーにより形成された病の上に積層構造を設けるので、第2図の断面図に示したように2次元電子ガス領域が周曲している。このためソース電極(第1電極)28とドレイン電極(第2電極)27のアロイ領域が原曲部を含むようにして2次元電子が高速で走行できるように工夫されている。これに対し、第3図の実施例では周曲部が存在しないので電極の配置が比較的自由である。

次に、第3回実施例の製造に適用する本願の第 2の発明の一実施例を説明する。

第3図の実施例を従来の方法で製造するとすると、次のように行われる。即ち、先ずり型InP基板(第1半導体)22上に第1の液相エピタキシャル工程によりn型(アンドープ)InGaAs光吸収層230を成長する。次にこの結晶を液晶エピタキシャル成長炉から取り出し、ブロック層

ず、結晶衰面の汚染や酸化が生じていたためであ

本願の第2発明の製造方法によればこの欠点を 解決することができる。第4図(a)~(d) は、本願の第2発明の一実施例の各工程における 半製品の構造を示す模式的な断面図である。先 ず、p型InP基板(第1半導体)22(第4図 (a))を有機洗浄、エッチングにより清浄化し た後、分子線エピタキシー(以下、MBEと略記 する)装置に導入する。 通常のMBE法により第 4 図(b)のようにp型InP基板上にアンドーブ のn型InGaAs(正味の不純物濃度~3×10¹⁸ cm-1)光吸収層 2 3 0 を 0.3 pm 成長する (第1の エピタキシャル成長工程)。引き続き同一の真空 槽中で収束イオンビーム法によりSiを第4図 (c)の40のように選択的にイオン注入し、光 吸収層230の一部を残してそのまわりを高濃度 のn型InGaAsプロック層(正味の不純物濃度~6 ×10¹ cm⁻¹) 2 3 1 に変換する。Siの活性化のた めのアニールは、MBE装置中で基板を加熱する

ことにより達成される(以上が不純物導入工 程)。引き続き同一の真空槽中でアンドーブのn 型InGaAs(正味の不純物濃度~3×10'*cm-*)光 吸収層 2 3 0 を1.2 km、アンドープのAlInAsスペ - サ層 2 4 を100人、 n 型のA#InAs(正味の不純 物濃度~5×10¹¹cm⁻¹) 2 5 を 0.1 /m 順次 M B E 法 によって成長し(第2のエピタイシャル成長工 程) 第 4 図 (d) に示すような積層構造を形成す る。こうして得た結晶をMBE装置から取り出し 最後に、第1~第4間種を形成するがこの工程は 従来技術と変わりがない。以上述べた本実施例の 製造方法によれば、積層構造の形成に関わる全工 程が空気から遮断された真空槽中で行われるか ら、結晶要面の汚染や酸化が行らず極めて良質の 結晶を得ることができる。従って光吸収層230 とスペーサ層24の界面に導入される結晶欠陥も 少なくなり、 2次元電子の散乱を減らし、電子の 走行時間をより短くすることができる。即ち、応 答の速いMDPDが得られる。また、結晶欠陥が 減るのであるから、デバイスの信頼性も、歩留り

も向上する。 尚、上記の実施例では、ブロック 層 2 3 1 として n 型InGaAsを用いたが、これは本 発明の主旨を満せばA&InAsであっても、InPであっても良い。また、第1 図実施例では半絶縁性基 板上に積層構造を形成してあるが、これはデバイスの集積化に向くものであり、他の実施例にも通 用可能である。また、第3 図実施例のように、 p 型の第1 半導体を基板に用いる、換言すれば、 p 型InP基板等を用いる構造でも本発明の要件を満 しその目的を連することができる。

また、本発明の製造方法の実施例では、第1及び第2のエピタキシャル工程にMBE法を用いたが、本発明の要件を満せば、ハロゲンまたはハイドライドガスを用いる他の気相成長法や、有機金属熱分解法、或いはこれらとMBEの組み合せでも良い。また、不純物導入の方法として収束イオンビームによるイオン注入を用いたが、これは一般のイオン注入法でも、或いは、熱拡散による方法でも本発明の趣旨を満せば同様の効果が得られる。

尚、実施例としてInP基板を用い、InGaAlAs系の材料について説明したが、GaAlAs系やGaAlSb系等の他の半導体材料にも本発明は適用できるのは言うまでもない。

(発明の効果)

本類の第1の発明の構造では、光吸収層(第2 半導体領域)で発生した電子-正孔対のうち電子 は従来の構造同様応答速度の速い成分として取り 出し、且つ従来問題となっていた正孔の遅い拡散 を除去できる。そこで、本願の第1の発明によれ ば、信号電流の立上り及び立下りにおいて、とも に高速に応答するホトディテクタが提供できる。

また本原の第2の発明によれば、信頼性の高い、高速応答特性に優れたホトディテクタを高い 歩留りで製造する方法が提供できる。


4. 図面の簡単な説明

第1図は本願の第1の発明の第1の実施例の斜 視図、第2図は第1図実施例の模式的な断面図、 第3図は本願の第1の発明の第2の実施例の模式 的な断面図、第4図(a)~(d)は本顧の第2 の発明の製造方法の各工程における半製品を示す 模式的な断面図、第5図は従来のモジュレーショ ンドーブ・ホトディテクタの模式的な断面図である。

1 1 , 2 1 … 半絶縁性InP基板、 1 2 … アンドープARInAsバッファー層、 2 2 … p型InGeAs又はp型InP正孔吸い出し層(第 1 半導体)、 1 3 … n型InGeAs光吸収層、 2 3 … 第 2 半導体領域、 2 3 0 … n型InGeAs光吸収層、 2 3 1 … n型InGeAs空乏層プロック層、 1 4 , 2 4 … アンドープARInAsでである。 1 5 , 2 5 … n型ARInAsで
荷供給層、 2 6 … ゲート電極(第 3 電極)、 1 7 , 2 7 … ドレイン電極(第 2 電極)、 1 8 , 2 8 … ソース電極(第 1 電極)、 2 9 …正孔電流吸い出し電極(第 4 電極)。

代理人 弁理士 本 庄 伸 介

第 2 図




29 正孔吸い出し電極 (第4電極)


23 第2 半導体領域

230 老吸收層

231 70-7/

第 3 図





23 第2半導体領域

230 老吸収層


231 ブロック層


24 スペーサ層


25 建研供给厘

第 4 図









第 5 図

